JP 4J5299905 A NOV 1973

(54) MONOLITHIC MICROWAVE INTEGRATED CIRCUIT

(11) 5-299905 (A) (43) 12.11.1993 (19) JP


(21) Appl. No. 4-102761 (22) 22.4.1992

(71) SHARP CORP (72) SHINJI HARA

(51) Int. Cl⁵. H01P3/08,H01L21/3205,H01L27/095,H01P1/00,H03F3 60

PURPOSE: To provide a transmission line whose loss is reduced and an inductor by providing the transmission line formed through plural wiring layers contacted with each other vertically.

CONSTITUTION: Lower layer wires 16, 18 of a same pattern are used just beneath upper layer wires 6, 8. A dielectric film between the lower layer wire 16 and the upper layer wire 6 and between the lower layer wire 18 and the upper layer wire 8 is removed by using a contact hole forming process and connected by contact holes 15, 17, the upper layer wires and the lower layer wires are in contact with each other to form one wiring layer. The thickness of the metal of the wiring layer is the sum of the thickness of the metal of the upper layer wires and the thickness of the metal of the lower layer wires, resulting in being increased. With respect to the location required for the upper layer wires and the lower layer wires, the lower layer wires and the upper layer wires are to be separated in the vicinity. Thus, the thickness of the metal of the transmission line is increased by overlapping the lower layer wires and the upper layer wires. Thus, the low resistance of the transmission line is realized. Moreover, the circuit is formed by the process almost the same process as a conventional process.



		•
		,
		*
	·	
		•
		* .

c

(19)日本国特許庁 (JP)

ij

缍

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-299905

(43)公開日 平成5年(1993)11月12日


(51) Int,Cl,5		識別記号	庁内整理番号	FI			技術表示箇所
H01P	3/08						
H01L	21/3205						4
	27/095						
			7735 - 4M	H 0 1 L	21/ 88	R	
			7376 - 4M		29/ 80	Е	
				審査請求 未請求	計球項の数2(全	4 頁)	最終頁に続く
(21)出願番号	}	特願平4-102761		(71)出願人	000005049		
					シャープ株式会社		
(22)出願日		平成4年(1992)4月	月22日		大阪府大阪市阿倍野	野区長池町	T22番22号
				(72)発明者	原 信二		
					大阪府大阪市阿倍野	F区長池町	「22番22号 シ
					ャープ株式会社内		
				(74)代理人	弁理士 佐野 静寺	ŧ	

(54)【発明の名称】 モノリシックマイクロ波集積回路

(57)【要約】

【目的】低損失化が可能な伝送線路やインダクタを有するモノリシックマイクロ波集積回路を提供する。

【構成】複数の配線層を上下に接触させて形成した伝送 線路やスパイラルインダクタを有するモノリシックマイ クロ波集積回路。



1

【特許請求の範囲】

【請求項1】複数の配線層を上下に接触させて形成した 伝送線路を有するモノリシックマイクロ波集積回路。

【請求項2】複数の配線層を上下に接触させて形成した スパイラルインダクタを有するモノリシックマイクロ波 集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はモノリシックマイクロ波 集積回路に関するものである。

[0002]

【従来の技術】図2は従来のモノリシックマイクロ波集 **積回路(MMIC)に用いられるパターンの例である。**

(a) は上から見た図であり、(b) は (a) のA-A' 断面図、(c) は(a) のB-B' 断面図である。 1はグランド面、2は上層配線と下層配線を接続するた めのコンタクトホールである。3は下層配線であり、M IMキャパシタの下地電極を成す。4はMIMキャパシ タ4'の上地電極であり、誘電体膜10を下地電極3と で挟む。

【0003】5は下層配線、6'は上層配線6を渦巻状 に卷いて構成したスパイラルインダクタ、7はエアプリ ッジ配線、8'は上層配線8を用いた伝送線路、9はガ リウムひ素基板、10は誘電体薄膜である。

【0004】図2に示したように、MMICにおいて は、キャパシタを構成する場合には誘電体薄膜10を金 属3、4で挟みこんだ構成のMIMキャパシタを用い る。また、配線が交差する場合は、一方の配線を下層配 線5とし、もう一方の配線をエアブリッジ配線7とする ことによって、2つの配線5、7が接触することを防い でいる。従って、通常のMMICにおいては必ず下層配 線形成工程と上層配線形成工程の2種類の配線形成工程 とそれらを接続するためのコンタクトホール形成工程が 存在する。

【0005】通常下層配線は上層配線に比べると薄く、 MIMキャパシタ部や交差部のように下層配線が必要な 場所以外の配線は上層配線を用いて配線する。上層配線 は通常蒸着によって形成されている。

【0006】図3は一般的なマイクロ波低雑音増幅器の RF等価回路例である。ここで、20はガリウムひ素F ET、21、22、23はインダクタ、24、25はキ ャパシタである。インダクタには図2のスパイラルイン ダクタ6'、キャパシタには図2のMIMキャパシタ 4'が用いられる。

[0007]

【発明が解決しようとする課題】整合のとれた低雑音増 幅器においては、その雑音特性、利得特性は主としてF ET (電界効果トランジスタ) の性能と整合回路での損 失で決定される。FETの雑音特性は周波数が高くなる 方、整合回路においては、周波数が低くなると大きなイ ンダクタが必要となり、長い線路長が必要となる。線路 幅一定のとき、単位長あたりの損失が一定であるため、 その損失は周波数に反比例して減少する。従って、周波 数が10GHz程度以上の比較的高い場合、増幅器の雑 音特性はFETの性能によって決定される。一方、3G Hz程度以下の比較的低い周波数においては、整合回路 での損失が支配的である。図4はこれを模式的に示して

- 【0008】以上のことより、比較的低い周波数帯にお 10 いて低雑音化を図るためには、線路の損失を小さくする 必要があった。特に、スパイラルインダクタは線路幅が 狭く、線路長の長い線路を渦巻き状に卷くためその損失 が問題となっていた。従来は上層配線の金属を厚くする ことによって、その問題を解決していた。ところが、そ のような構成においては、蒸着による厚膜化には限界が あり、金属を厚く積むためのメッキ工程等が新たに必要 となり、製造工程の変更が必要となるという問題があっ た。
- 【0009】本発明の目的は製造工程を変更することな く低損失化が可能な伝送線路やインダクタを有するモノ リシックマイクロ波集積回路を提供することにある。

[0010]

【課題を解決するための手段】上記の目的を達成するた め本発明のモノリシックマイクロ波集積回路は、複数の 配線層を上下に接触させて形成した伝送線路を有してい る。また、本発明のモノリシックマイクロ波集積回路 は、複数の配線層を上下に接触させて形成したスパイラ ルインダクタを有している。

[0011]

【作用】このように本発明では、下層配線と上層配線を 重ね合わせることによっ て伝送線路の金属厚が増大す る。そのため、伝送線路の低抵抗化を実現できる。しか も、これを形成する製造工程は従来の工程と殆ど同一の 工程で済む。

[0012]

【実施例】図1に本発明の実施例を示す。(a)は上か ら見た図であり、(b)は(a)のA-A'断面図、 (c) は(a) のC-C'断面図である。4'はMIM 40 キャパシタ、6'はスパイラルインダクタ、8'は伝送 線路である。図2の従来例に対し本実施例では、上層配 線6、8の直下に同一のパターンの下層配線16、18 を用いている。下層配線16と上層配線6、下層配線1 8と上層配線8の間の誘電体膜はコンタクトホール形成 工程によって除去され、コンタクトホール15、17に よって接続されており、該上層配線と下層配線は互いに 接触し、1つの配線層を形成している。(b) に示した ように、この配線層の金属厚は上層配線の金属厚と下層 配線の金属厚の和となり増加する。また、従来例におい ほど劣化し、近似的には周波数の一次関数となる。― 50 て上層配線と下層配線が必要とされていた場所に関して

は(c)に示したように、その近傍において、下層配線 と上層配線を分離すればよい。

【0013】次表に従来のモノリシックマイクロ波集積 回路による増幅器と本発明で試作したモノリシックマイ* *クロ波集積回路による1GHz帯低雑音増幅器の特性を 比較する。

[0014]

	雑音指数 (dB)	<u>利得</u>
従来例による増幅器	3.0	11.4
本発明による増幅器	2.7	11.9

【0015】従来例と本発明の回路はスパイラルインダ クタ部分に本発明の構成を用いたか否かが異なるだけ で、他は全く同一であって、同一ウエハ上に同一プロセ 10 スにより試作した数個の回路の平均により比較した結果 を上記表は示している。これから分かるように本発明に よる増幅器においては10%程度の低雑音化が実現され ている。

【0016】尚、本発明は低雑音増幅器だけでなく、高 出力増幅器等、線路の損失が問題となるMMICすべて に適用可能であることはいうまでもない。また図2の従 来例に関して説明した以外のプロセス、例えば上層配線 にメッキ工程を用いるプロセスや、エアブリッジ用に第 3の金属配線を用いるようなプロセスにおいても、本発 20 6 上層配線 明に従って任意の2層以上の金属配線を重ねることによ り製造工程を変更することなく、配線の厚膜化が可能で ある。

[0017]

【発明の効果】以上説明したように本発明によれば、配 線の厚膜化が可能となり、損失の少ない伝送線路をもっ たモノリシックマイクロ波集積回路を実現することがで きる。しかも、その形成は従来と同様な製造工程で行な うことができる。

【図面の簡単な説明】

【図1】本発明を実施したモノリシックマイクロ波集積

回路を示す図。

【図2】従来例を示す図。


【図3】低雑音増幅器のRF部分の回路図。

【図4】従来例と本発明による低雑音増幅器の特性を比 較して示す図。


【符号の説明】


- 1 グランド面
- 2、15、17 コンタクトホール
- 3 MIMキャパシタの下地電極
- 4 MIMキャパシタの上地電極
- 4'MIMキャパシタ
- 5 下層配線
- - 6 スパイラルインダクタ
 - 7 エアブリッジ配線
 - 8 上層配線
 - 8' 伝送線路
 - 9 ガリウムひ素基板
 - 10 誘電体薄膜
 - 16 下層配線スパイラルインダクタ
 - 18 下層配線伝送線路
 - 20 ガリウムひ素電極
- 30 21、22、23 インダクタ
 - 24、25 キャパシタ

【図3】



【図4】





フロントページの続き

(51) Int. Cl. 5		識別記号 庁内整理番号	FΙ	技術表示箇所
H 0 1 P	1/00	Z		
H03F	3/60	8522 -5 J		